漏極開路輸出原理
和集電極開路一樣，顧名思義，開漏電路就是指從MOSFET的漏極輸出的電路。典型的用法是在漏極外部的電路添加上拉電阻到電源如圖所示。完整的開漏電路應(yīng)由開漏器件和開漏上拉電阻組成。
這里的上拉電阻R的阻值決定了邏輯電平轉(zhuǎn)換的上升/下降沿的速度。阻值越大，速度越低，功耗越小。因此在選擇上拉電阻時(shí)要兼顧功耗和速度。標(biāo)準(zhǔn)的開漏腳一般只有輸出的能力。添加其它的判斷電路，才能具備雙向輸入、輸出的能力。
很多單片機(jī)等器件的I/O就是漏極開路形式，或者可以配置成漏極開路輸出形式，如51單片機(jī)的P0口就為漏極開路輸出。在實(shí)際應(yīng)用中可以將多個(gè)開漏輸出的引腳連接到一條線上，這樣就形成“線與邏輯”關(guān)系。
注意這個(gè)公共點(diǎn)必須接一個(gè)上拉電阻。當(dāng)這些引腳的任一路變?yōu)檫壿?后，開漏線上的邏輯就為0了。在I2C等接口總線中就用此法判斷總線占用狀態(tài)。
同集電極開路一樣，利用外部電路的驅(qū)動能力，減少IC內(nèi)部的驅(qū)動。當(dāng)IC內(nèi)部MOSFET導(dǎo)通時(shí)，驅(qū)動電流是從外部的VCC流經(jīng)上拉電阻，再經(jīng)MOSFET到GND。IC內(nèi)部僅需很下的柵極驅(qū)動電流，因此漏極開路也常用于驅(qū)動電路中。
特點(diǎn)
1）利用外部電路的驅(qū)動能力，減少ic內(nèi)部的驅(qū)動。 或驅(qū)動比芯片電源電壓高的負(fù)載。
2）可以將多個(gè)開漏輸出的pin，連接到一條線上。通過一只上拉電阻，在不增加任何器件的情況下，形成“與邏輯”關(guān)系。這也是i2c，smbus等總線判斷總線占用狀態(tài)的原理。如果作為圖騰輸出必須接上拉電阻。
接容性負(fù)載時(shí)，下降沿是芯片內(nèi)的晶體管，是有源驅(qū)動，速度較快；上升延是無源的外接電阻，速度慢。如果要求速度高電阻選擇要小，功耗會大。所以負(fù)載電阻的選擇要兼顧功耗和速度。
3）可以利用改變上拉電源的電壓，改變傳輸電平。例如加上上拉電阻就可以提供ttl/cmos電平輸出等。
4）開漏pin不連接外部的上拉電阻，則只能輸出低電平。一般來說，開漏是用來連接不同電平的器件，匹配電平用的。
5）正常的cmos輸出級是上、下兩個(gè)管子，把上面的管子去掉就是open-drain了。這種輸出的主要目的有兩個(gè)：電平轉(zhuǎn)換和線與。
6）由于漏級開路，所以后級電路必須接一上拉電阻，上拉電阻的電源電壓就可以決定輸出電平。這樣你就可以進(jìn)行任意電平的轉(zhuǎn)換了。
7）線與功能主要用于有多個(gè)電路對同一信號進(jìn)行拉低操作的場合，如果本電路不想拉低，就輸出高電平，因?yàn)閛pen-drain上面的管子被拿掉，高電平是靠外接的上拉電阻實(shí)現(xiàn)的。（而正常的cmos輸出級，如果出現(xiàn)一個(gè)輸出為高另外一個(gè)為低時(shí)，等于電源短路。）
8）open-drain提供了靈活的輸出方式，但是也有其弱點(diǎn)，就是帶來上升沿的延時(shí)。因?yàn)樯仙厥峭ㄟ^外接上拉無源電阻對負(fù)載充電，所以當(dāng)電阻選擇小時(shí)延時(shí)就小，但功耗大；反之延時(shí)大功耗小。所以如果對延時(shí)有要求，則建議用下降沿輸出。
什么是線或邏輯與線與邏輯？
在一個(gè)結(jié)點(diǎn)（線）上， 連接一個(gè)上拉電阻到電源 vcc 或 vdd 和 n 個(gè) npn 或 nmos 晶體管的集電極 c 或漏極 d， 這些晶體管的發(fā)射極 e 或源極 s 都接到地線上， 只要有一個(gè)晶體管飽和， 這個(gè)結(jié)點(diǎn)（線）就被拉到地線電平上。
因?yàn)檫@些晶體管的基極注入電流（npn）或柵極加上高電平（nmos）， 晶體管就會飽和， 所以這些基極或柵極對這個(gè)結(jié)點(diǎn)（線）的關(guān)系是或非 nor 邏輯。 如果這個(gè)結(jié)點(diǎn)后面加一個(gè)反相器， 就是或 or 邏輯。
注：個(gè)人理解：線與，接上拉電阻至電源。（~a）&（~b）=~（a+b），由公式較容易理解線與此概念的由來；
如果用下拉電阻和 pnp 或 pmos 管就可以構(gòu)成與非 nand 邏輯， 或用負(fù)邏輯關(guān)系轉(zhuǎn)換與/或邏輯。
注：線或，接下拉電阻至地。（~a）+（~b）=~（ab）;
這些晶體管常常是一些邏輯電路的集電極開路 oc 或源極開路 od 輸出端。 這種邏輯通常稱為線與/線或邏輯， 當(dāng)你看到一些芯片的 oc 或 od 輸出端連在一起， 而有一個(gè)上拉電阻時(shí)， 這就是線或/線與了， 但有時(shí)上拉電阻做在芯片的輸入端內(nèi)。
順便提示如果不是 oc 或 od 芯片的輸出端是不可以連在一起的， 總線 bus 上的雙向輸出端連在一起是有管理的， 同時(shí)只能有一個(gè)作輸出， 而其他是高阻態(tài)只能輸入。
〈烜芯微/XXW〉專業(yè)制造二極管，三極管，MOS管，橋堆等，20年，工廠直銷省20%，上萬家電路電器生產(chǎn)企業(yè)選用，專業(yè)的工程師幫您穩(wěn)定好每一批產(chǎn)品，如果您有遇到什么需要幫助解決的,可以直接聯(lián)系下方的聯(lián)系號碼或加QQ/微信，由我們的銷售經(jīng)理給您精準(zhǔn)的報(bào)價(jià)以及產(chǎn)品介紹
聯(lián)系號碼：18923864027（同微信）
QQ：709211280